In einem elektronischen Computersystem hat die Central Processing Unit Chip drei Hauptfunktionen: Lesen der Binärdatenstroms Signale , die Verarbeitung der Input-Streams und Senden oder " Schreiben ", die verarbeiteten Ergebnisse als Ausgabe-Stream . Um den Datenfluss zwischen den Geräten durch zwei separate CPUs kontrolliert zu verwalten, kann ein First-In , First-Out (FIFO )-Schema in der Treiber-Code , um eine Schlange Protokoll für die Verarbeitung eingehender Signale etablieren einbezogen werden. Der FIFO-Tiefe für eine CPU -zu- CPU Datenverarbeitungssystem im Grunde ist die maximale Menge an Speicher benötigt , um die Differenz zwischen der Geschwindigkeit, mit der die Daten von der sendenden CPU geschrieben werden kann und von der empfangenden CPU gelesen. Anleitung
1

Multiplizieren Sie die Rate der das Schreiben /signalvermittelnde CPU ( in MHz) durch die Anzahl der Zyklen, die im Leerlauf zwischen zwei aufeinander folgenden Lese -Zyklen auftreten . Wenn Sie nicht wissen, Ihre CPU -Rate oder Leerlaufzyklen , besuchen Sie die Website des Herstellers Chip und schauen Sie diese Werte unter "Technische Daten ".
2

Teilen Sie die Geschwindigkeit des Lesens /Signal - Empfangs-CPU (in MHz) durch das Ergebnis von Schritt 1 . Diese Informationen sollten auch in den "Technische Daten " zu finden .
3

Subtrahieren Sie das Ergebnis aus Schritt 2 aus 1 . Zum Beispiel, wenn 2/3 war das Ergebnis aus Schritt 2 , würden Sie 2/3 von 1 subtrahieren , so dass Sie eine Antwort von 1/3 oder 0.3334 .
4

Multiplizieren Sie das Ergebnis aus Schritt 3 durch das Schreiben /Senden CPUs Burst-Größe . Diese Informationen sollten in den "Technische Daten" Abschnitt verfügbar . Der Wert, den Sie vertreten die erforderliche synchrone FIFO-Tiefe in Bits . Wenn der Wert eine Nachkommastelle runden auf die nächste ganze Zahl nächstgelegene .
5

Um die asynchrone FIFO-Tiefe bestimmen , fügen Sie 1 zu dem Ergebnis von Schritt 4 .