Very High Speed Integrated Circuits Hardware Description Language , oder VHDL , ist eine Modellierungs- Sprache verwendet, um Schaltungen zu beschreiben. Es wird verwendet, um Logik zu testen, simulieren , beispielsweise eine Maschine , und wird am häufigsten als Bestandteil der Konstruktion eingesetzt . VHDL kann auch als Programmiersprache für Textverarbeitungsprogramme verwendet werden. Innerhalb eines VHDL Test oder Programm , führen sequentielle Aussagen den Prozess voran in einer bestimmten Reihenfolge . Designing Machines
Entwickler verwenden VHDL um theoretische Schaltungen, die synthetisiert und in einer tatsächlichen Schaltung für einen realen Maschine konfiguriert werden können entwerfen. Wenn geschrieben wird, ähnelt VHDL anderen Programmiersprachen mit Befehlen und logischen Gattern , die Prozessdaten und führen dann den Prozess oder das Programm auf die nächste logische Schritt. Oft nutzt Boolesche Logik oder Logik auf " Entscheidungen " , die im krassen Gegensätze beantwortet werden können , wie z. B. "off" und "on" basiert , "ja " und "nein "; " . Falsch" oder " wahr" und
beschreiben Machines
VHDL beschreibt das System , auf dem ein Programmierer eine Maschine bauen können , aber in abstrakten Begriffen . Später können diese abstrakten Begriffe als tatsächliche Schaltungen abgebildet werden , aber während der ersten Codierung erstellen Programmierer einen Fluss von Daten oder Informationen, die nach einem Algorithmus oder einem Strömungsweg bewegt . Verwendung eines Algorithmus verarbeitet Informationen durch diesen Algorithmus eine Antwort , und die Antwort bestimmt dann den nächsten Schritt in dem Prozess . In Strömungswege gelangt Daten auf einem logischen Gatter , die dann entscheidet , basierend auf der Booleschen Logik , der nächste Schritt. Diese nächsten Schritte werden durch sequentielle Aussagen, die in einem bestimmten , vorher festgelegten Reihenfolge bereitgestellt werden und leiten die Daten oder Informationen in dieser Reihenfolge gesteuert.
Sequential Statements
sequentiellen Anweisung in dem Körper des Prozesses in der VHDL -Datei beschrieben sind. Die sequentielle Anweisung thusly benannt , die aufgrund lehren Anweisung sequentiell ausgeführt werden müssen , und diese Ordnung ist bei der Programmierung des Prozesses eingestellt . Wie ein VHDL -Datei von oben nach unten zu lesen ist, werden aufeinanderfolgende Aussagen , die weit oben erscheinen zuerst , mit den nachfolgenden Anweisungen durchgeführt, wie sie erreicht werden ausgeführt , nach unten bewegt .
AGB
< br >
Sequential Aussagen beginnen mit der Feststellung, eine Bedingung . Diese Bedingung stellt die Boolesche Logik binäre Wahl , und beginnt mit der Ausführung der Anweisung auf den Wert durch die Bedingung bestimmt wird. Zum Beispiel kann die Bedingung stellen " wahr" oder "falsch ", und ob die Daten oder Informationen ist in der Tat wahr oder falsch bestimmt das Nest sequentielle Anweisung , was die Daten oder Informationen durch den Rest des Prozesses.
