Die Tri-Gate- Transistor-Technologie besteht aus einer 3 -D-Struktur in Transistor-Design , wo Gates auf allen drei Seiten des Silizium- Substrat als nur eine entgegengesetzt positioniert sind . Dies hat den Vorteil der Steuerung Leckstrom , wenn die Transistoren in den AUS-Zustand sind und die Verbesserung der Strömung des Antriebsstroms . Die Kombination der Tri-Gate- Transistor-Technologie mit anderen bestehenden Technologien , wie die Verwendung von gestrecktem Silizium und High-k- Gate-Dielektrika , bedeutet , dass eine kontinuierliche Verbesserung dieser Technologie ist seit seiner Gründung im Gange. Jedoch einige Einschränkungen bei der Verwendung von Tri-Gate- Transistor-Technologie bestehen . Velocity Sättigung

Velocity Sättigung tritt ein, wenn ein maximaler Wert erreicht ist , wo jede Erhöhung der Spannung nicht in einem linearen Anstieg der kurzfristigen führen, und somit geht gegen Ohm-Gesetz . Dieser Effekt wird mehr im Vordergrund wie die Transistoren kleiner werden , wie im Fall der Tri-Gate- Transistoren . Dieser Effekt lässt sich anhand des folgenden Formel werden :

V = u E (E ist klein genug )

V = Vsat (E ist stark genug )

Vgs steigt die Drain-Strom sättigt gut vor Pinch-off auftritt.
Sub - Threshold Schaukel

Die Sub-Threshold- Schaukel ist die Gate-Spannung erforderlich ist, um zu ändern, um eine Größenordnung der Drain-Strom . Als Transistoren kleiner werden , die Gate-Länge ebenfalls verringert und anschließend führt dies zu einer Erhöhung der Sub-Threshold- Schaukel. Jede Erhöhung der Spannung Nutzung ergibt Energieverluste , die in Form von Wärme freigesetzt wird.
DIBL

ablassen Induced Barrier Tieferlegung ( DIBL ) ist, wo Schwelle Spannungen bei hohen Drain-Spannungen reduziert. Da die Kanallänge in der Größe reduziert wird , eine Senkung der Barriere erhöht . Dieser Effekt bleibt in Betrieb , auch wenn es keine Anwendung eines umgekehrten Bias-Strom . Mit verstärkten 3-D Abmessungen in Tri-Gate- Transistoren wird DIBL ein Problem, das berücksichtigt diese neue Design beim Skalieren .
Punch Through

Dies ist eine extreme Fall, in dem die Drain-und Source-Bereiche zu einer einzigen Verarmungszone zu bilden. Wenn dies geschieht, ist die Gate- Bereich abhängig von der Drain -Source-Spannung . Dieser Effekt führt zu erhöhtem Strom als die Drain-Source- Spannung steigt , wodurch die maximale Betriebsspannung .
Geschwindigkeitsbegrenzungen

Im Nanobereich , ist die Arbeitsgeschwindigkeit betroffen durch die RC- Zeitkonstante und Ladungsträgerbeweglichkeit . Der Einsatz von High -k-Dielektrika bedeutet, dass höhere Polarisation erlebt werden . Im Gegenzug schafft dies Phonon Schwingungen, die mit Elektronen- Mobilität beeinträchtigen , was zu einer verringerten Leistung.