Reduced Instruction Set Computing (RISC) ist ein CPU- Konzept, dass Gewinne in Kraft sucht als Trade-off für eine vereinfachte Anweisungen. Diese Design-Philosophie wird direkt an Complex Instruction Set Computing ( CISC ), die die Grundlage für die x86 -Prozessoren von Stil der großen Mehrheit der Heim-PCs und Laptops ist dagegen. Leistung - Oriented
Der Bau der RISC-Prozessor ist so, dass die Leistung ist die Priorität , anstatt rohe Kraft . Wenn RISC und CISC entwickelt wurden , war der Engpass von Mikroprozessoren Macht, was bedeutet, dass CISC out gewonnen und effiziente , leistungsorientierte Chips wurden immer weniger verwendet . RISC kam wieder in Mode , wenn die erhöhte für Chips, die effiziente Nutzung von tragbaren Batterie machen müssen .
Weniger vielseitig
Seit der Befehlssatz ist so einfach , das ist , einen Befehl pro Zyklus neigen RISC-Prozessoren besser für einfache und repetitive logische Operationen verwendet werden. CISC-Prozessoren sind wirklich "general purpose ", was bedeutet , dass sie sich Pipeline mehrere Befehle auf einmal ohne eine Präferenz für einfachere oder komplexere Anwendungen . RISC-Prozessoren müssen in einer ganz bestimmten Art und Weise programmiert werden.
Simpler
Die Leistungsorientierung der RISC-Architektur ist aufgrund seiner einfachen und effizienten Befehlssatz . Diese Einfachheit bedeutet, dass RISC-Prozessoren einfacher zu entwerfen und kostengünstig herzustellen sind , wodurch sie ideal für den Zweck gebauten und billig Rechenmaschinen , die sich wiederholende Anweisungen auszuführen.
Lange Instruction Strings
< p> RISC-Prozessoren lässt sich an CISC Stil Anweisung Saiten geführt werden , aber sie sind unglaublich ineffizient tun. Da ein RISC-Prozessor nur verarbeiten kann einen Befehl String in einer Zeit , benötigt Code zu sein compartmentalized und daher komplizierter.
