Verilog ist eine Hardware Descriptor Language , oder HDL , und es wird verwendet, um digitale Schaltungen mit Programmiersprache Semantik beschreiben . Sie können Verilog und gemeinsame Programmiersprache Kontrolle Aussagen wie "if" Aussagen, um Ereignisse in einer digitalen Schaltung zu erzeugen. Verwenden Beispielsweise können Sie einen elektrischen Impuls an der fallenden Flanke eines Taktsignals . Ein Taktsignal eine Folge von rechteckigen Wellen , wobei jede Rechteckwelle viele Male pro Sekunde erzeugt wird. Es gibt zwei Seiten der quadratischen Welle : die steigende Flanke und der abfallenden Flanke . Sie können Ereignisse auslösen auf jeder Kante . Things You
Verilog Integrated Development Environment (IDE) , wie Altera Quartus II ( siehe Ressourcen für Link)
brauchen anzeigen Weitere Anweisungen
1

Öffnen Sie die Verilog IDE und erstellen Sie ein neues Projekt , indem Sie auf " Datei", dann " New Project Wizard . " ein Projekt Schöpfung erscheint. Wählen Sie einen Namen und ein Verzeichnis für dieses Projekt. Zum Beispiel können Sie nennen das Projekt " Impuls " und legen Sie sie in das Verzeichnis " C: . \\ Verilog Projects" Drücken Sie die Schaltfläche "Weiter" , um durch den Rest der Seiten zu bewegen , so dass alle Einstellungen auf die Standardwerte . Drücken Sie die Schaltfläche "Finish" , um das Projekt zu erstellen.
2

Wählen Sie " Datei", dann "Neu" , um eine Datei zu öffnen Schöpfung . Wählen Sie " Datei Verilog HDL " und drücken Sie die "OK" -Taste, um eine neue Verilog -Datei dem Projekt hinzuzufügen. Eine leere Verilog -Datei wird im Haupt- Text-Editor -Fenster.
3

Definieren Sie eine neue "Modul" , die den gleichen Namen wie das Projekt hat . Dieses Modul wird der gesamte Code für die Impuls- Programm aufzunehmen. Wenn Sie ein Modul definieren, können Sie auch festlegen, Input-und Output -Parameter . Der " Impuls "-Modul benötigt zwei Parameter: ein Taktsignal und ein Ausgang für den erzeugten Puls. Schreiben Sie die folgenden , um das Modul mit diesen Parametern definieren :

Modul Puls (Uhr, Puls) ;
4

definieren zwei Signale : einen Eingang Taktsignal und ein Ausgangsimpulssignal . Das Taktsignal wird verwendet, um einen Impuls auf die negative Flanke des Triggersignals . Die fallende Flanke ist, wo das Taktsignal von einem hohen Wert auf einen niedrigen Wert . Im Gegensatz dazu ist die steigende Flanke der WHERE das Taktsignal von einem niedrigen Wert auf einen hohen Wert . Das Taktsignal hält das High-Signal für die gleiche Zeitdauer wie ein Low-Signal , wodurch ein Muster, wie ein Zug, der Kästen schaut . ; Ausgangspulses ;
5

Schreiben Sie die folgende Anweisung, um eine Sequenz von Aktionen mit jedem Tick des Taktsignals durchzuführen

Eingangstakts : Sie können beide Signale mit den beiden folgenden Anweisungen definieren , Triggerung auf der fallenden Flanke des Taktes :

always @ ( negedge Uhr )
6

Platz ein einzelnes Bit auf die "pulse" Ausgangssignal , wie folgt aus:

Puls <= 1'b1 ;
7

Ende das Modul mit der folgenden Aussage :

endmodule
8

Kompilieren und testen Sie Ihre Schaltung durch Drücken der "Play "-Button in der Werkzeugleiste der Quartus II-Software befindet . Diese Schaltung erzeugt einen Impuls auf der fallenden Flanke des Taktsignals .