Laut Popular Mechanics , bietet Computer-Aided -Design-Software präzise und schnelle Blueprinting , was zu einer schnelleren Entwicklung von Geräten in der physischen Welt führt . ( Siehe Referenz 1) Computer - Aided Design oder Engineering-Software erhöht die Effizienz der Arbeit und Design . In ihrer SEC Einreichung beschreibt Mentor Graphics seine Software als du den Ingenieur zu produzieren " bessere elektronische Produkte schneller und kostengünstiger . " ( Siehe Referenz 2) Planung mit eProduct Designer von Mentor Graphics Suite Software erfordert ein Verzeichnis für die Arbeit und Vorlieben Dateien, die Software-Variablen und Registry-Einträge für die Unterstützung des Systems wird weiterhin speichern. Installieren Mentor Graphics Designer Series Software, bevor Sie diese Konfiguration durchführen . Nach Abschluss der anfänglichen Konfiguration ermöglicht die Designer Series Software und eProduct Designer eine Schnittstelle richtig . Anleitung
erstellen kompatibel EDIF Netzliste
1 eProduct Designer Integration erfordert Gründung mehrere Wege
Beginnen Sie den Prozess , indem Sie eine Option im Menü Extras in ViewDraw die eine EDIF Netzliste mit jedem Gebrauch erstellt . Richten Sie ein neues Projekt und offene ViewDraw .
2
dem Menü Extras , wählen Sie Anpassen und öffnen Sie das Menü Extras Anpassen Dialog .
3
Wählen Sie die User Menu -Taste. Typ " Actel EDIF " In dem Textfeld , das sich öffnet .
4
über Ihren Computer auf Durchsuchen, um die Datei mit dem Namen edifneto.exe , in der EPD-Datei -Ordner.
5 < p> Typ " L - Einheit -L $ blockname hart . " in das Feld Argumente , klicken Sie dann auf OK.
Kompilieren der Bibliotheken
6
Öffnen Sie den Projekt -Manager und klicken Sie auf " Neu ". In dem Feld Projektname Typ " Sklave " und im Projekt- Verzeichnis Geben Sie den vollständigen Pfad unter der Bibliothek . Klicken Sie auf die Schaltfläche Weiter , bis die Schaltfläche Fertig stellen wird angezeigt. Stellen Sie den Suchauftrag für die Bibliothek. Das Abschließen dieser Aufgabe macht ein Dialogfeld für neue Informationen zum Projekt zu öffnen.
7
Klicken Sie auf " OK " speichern Sie das Projekt und beenden Sie den Project Manager .
8
erstellen vhd_fam Bibliothek durch Öffnen des VHDL -Manager , die Wahl der Create -Befehl unter dem Menü Bibliothek befindet und unter Angabe der Bibliothek Pfadnamen und symbolischen Namen . Klicken Sie auf OK .
9
sicher, dass die Synopsys.lib und IEEE.lib Library-Dateien sind unter der System-Bibliotheken Liste. Fügen Sie den Actel VITAL Bibliothek oder zusätzliche Bibliotheken für den Entwurf mit dem Add Source Befehl Dateien unter dem Menü Bibliothek befindet . Öffnen Sie die Dropdown-Liste für das Analysieren Menü und wählen Sie den Befehl Analysieren Quelldatei zu kompilieren .