Während die spezifischen * physikalischen * Verbindungen je nach Art des Speichers (DRAM, SRAM, Blitz usw. und dem Formfaktor - DIMM, So -DIMM, Chip usw.) stark variieren, teilen alle Speichergeräte einen gemeinsamen Bedarf an diesen * logischen * Verbindungstypen:
* Adressbus: Auf diese Weise kann die CPU (oder einen anderen Speichercontroller) den Speicherort im Speicher angeben, auf den er zugreifen möchte. Jeder Speicherort hat eine eindeutige Adresse.
* Datenbus: Dies ist ein bidirektionaler Pfad zum Übertragen von Daten zwischen dem Speicher und der CPU (oder einem anderen Controller). Es trägt die Daten, die aus gelesen oder in den Speicher geschrieben werden.
* Kontrollbus: Dies trägt Kontrollsignale, die den Vorgang des Speichers bestimmen. Diese Signale enthalten Dinge wie:
* Signal lesen/schreiben: Zeigt an, ob die CPU Daten aus dem Speicher oder Schreiben von Daten in den Speicher liest.
* Chip Select (CS): Wählt einen bestimmten Speicherchip in einem System aus, wenn mehrere Chips vorhanden sind.
* Taktsignal: Synchronisiert das Timing der Operationen.
* Ready/Besetzte Signal: Gibt an, wann der Speicher bereit ist, Daten zu empfangen oder zu übertragen.
Während dies die grundlegenden logischen Verbindungen sind, kann die physikalische Implementierung drastisch variieren. Beispielsweise verwendet ein moderner DDR5 -DIMM einen komplexen Kantenanschluss mit vielen Stiften, während ein älteres ROM möglicherweise ein einfacheres Paket mit weniger Stiften hat. Die zugrunde liegende Funktion von Adressierung, Datenübertragung und Kontrolle bleibt jedoch konsistent.
